当前位置: 首页 > >

吉林大学数字电路课件3剖析

发布时间:

第三章 组合逻辑电路

学*要求:
?了解组合逻辑电路的特点;

?熟练掌握组合电路分析和设计的基本方法;
?了解竞争、冒险的概念; ?掌握消除冒险的基本方法。

定义:

如果一个逻辑电路在任何时刻产生的稳定
输出值仅仅取决于该时刻各输入值的组合,而

与过去的输入值无关, 则称该电路为组合逻辑
电路.

组合逻辑电路需要讨论的两个基本问题
是分析与设计.

3.1.1

3.1 逻辑门电路的逻辑符号及外部特性 3.1.1 简单逻辑门电路

实现"与"、"或"、"非"三种基本运算的门电路 称为简单门电路。 F F F &

?1 B A
(b)

1

A
(a)

B

A
(c)

高电*:+5v 低电*:0v 正逻辑:高电*用1表示,低电*用0表示。

一、"与"门 有两个或两个以上的输入端、一个输出端。 上图(a)的逻辑表达式为 F & F=A ?B 二、" 或"门 A B 有两个或两个以上的输入端,一个输出端。 F 上图(b)的逻辑表达式为 ?1 F=A +B A B 三、" 非"门
只 有 一 个 输 入 端, 一个输出端。如 右图的逻辑表达式为 F?A

F
1 A

3.1.2 复合逻辑门电路
复合门在逻辑功能上是简单逻辑门的组合, 实际性能上有所提高。常用的复合门有"与非" 门,"或非"门、"与或非"门和"异或"门等。

F
& A B A

F
?1 B

F

F =1 A (d) B

(a)

(b)

& A B C D (c)

?1

一、"与非"门

F ? AB

F
&

使用"与非"门可以实现"与"、"或

"、"非"3种基本运算, 并可构成任何逻 A B 辑电路, 故称为通用逻辑门。 (a) 二、"或非"门

F ? A? B
A

F
?1

"或非"门也是一种通用门。

B (b)

F 三、"与或非"门 F ? AB ? CD & A B C D (c) ?1

"与或非"门也是一种通用门。
四、"异或"门 “异或”运算是一种特殊的 逻辑运算, 用符号?表示, 逻辑表达式为: F =1 A (d)

F ? A ? B ? AB ? AB
“同或”运算用符号?
表示,逻辑表达式为:

B

F

=1
A (e) B

F ? A ? B ? AB ? AB

3.2 逻辑函数的实现
函数的表现形式和实际的逻辑电路之间有着对应

的关系,而实际逻辑电路大量使用“与非”门、“或非”门

“与或非”门等。 3.2.1 用“与非”门实现逻辑函数
第一步 第二步 第三步 求出函数的最简“与—或”表达式。 将其变换成“与非—与非”表达式。 画出函数表达式对应的逻辑电路图。

例:用“与非”门实现逻辑函数 F(A,B,C,D)=ABC+ABC+BCD+BC
解: 第一步: F=AB+BC+BD AB 00 01 11 10 CD 00 1 1 01 1 1 1 1 1

第二步: F=AB· BC· BD

11
10

A

& & & &

第三步: 该电路是一个两级 “与非”电路。 如不限制级数,该 电路可进一步简化。 F=AB+BC+BD =B(A+C+D) =B· ACD
=B· ACD

B
B C F

C D A C D
B

&

&

1

F

吉林大学远程教育课件

数字逻辑
(第十四讲)

主讲人 : 魏



学 时:48

3.2.2 用“或非”门实现逻辑函数
第一步 求出函数的最简“或—与”表达式。 第二步 将其变换成“或非—或非”表达式。 第三步 画出函数表达式对应的逻辑电路图。

AB 00 01 11 10 例:用“或非”门实现逻辑电路。 CD F(A,B,C,D)=CD+ACD+ABD+ACD 00 0 0 0 0 解: 第一步: 1 1 01 0 0 F=AC+AD 1 1 11 1 1
F=F=(A+C)(A+D) 10 1 1 0 0

第二步:

F=(A+C)(A+D) =(A+C)+(A+D) F

第三步:

?1

?1 A
C

?1 A
D

3.2.3 用“异或非”门实现逻辑函数
第一步 求出函数的最简“与—或”表达式。 第二步 将其变换成“与—或—非”表达式。
第三步 画出函数表达式对应的逻辑电路图。 例:用“与或非”门实现逻辑电路。 AB 00 01 11 10 F(A,B,C,D)=?m(1,3,4,5,6,7,12,14) CD 0 解: 第一步: F(A,B,C,D)=AD+BD 00 0 1 1 第二步: F(A,B,C,D)=AD+BD 01 A 第三步: D & ?1 F 11 B 10
D

1 1 0

1 1 1

0 0 1

0
0 0

3.2.4 用“异或”门实现逻辑函数
第一步 求出函数的最简形式。 第二步 将其变换成“异或”表达式。
第三步 画出函数表达式对应的逻辑电路图。 例:用异或门实现逻辑电路。 AB 00 01 11 10 F(A,B,C,D)=?m(1,2,4,7,8,11,13,14)CD 0 1 0 1 00 解: 第一步:

由卡诺图可知该逻辑 函数已不能化简。

01 11 10

1 0 1

0 1 0

1 0 1

0
1 0

第二步: F=ABCD+ABCD+ABCD+ABCD+ ABCD+ABCD+ABCD+ABCD =AB(CD+CD)+AB(CD+CD)+ AB(CD+CD)+AB(CD+CD) =(CD+CD)(AB+AB)+(CD+CD)(AB+AB) =(A ? B)(C ? D)+(A ? B)(C ? D) =(A ? B)(C ? D)+(A ? B)(C ? D) =(A ? B) ? (C ? D) = A ? B ? C ? D A 第三步: B =1 =1 F
C D

=1

3.3分析的任务:

3.3 组合逻辑电路的分析

根据给定的组合电路,写出逻辑函数表达式, 并以此来描述它的逻辑功能,确定输入与输出的关 系,必要时对其设计的合理性进行评定。 分析的一般步骤: 第一步:写出给定组合电路的逻辑函数表达式; 第二步:化简逻辑函数表达式;

第三步:根据化简的结果列出真值表;
第四步:功能评述。

A

& P2
P1

例1:分析下图给定的组合电路。 解: P 1 ? ABC P2 ? A ? P 1 ? A ? ABC
A B C

&

& P3

B C

?1

F

P 3 ? B?P 1 ? B ? ABC
P4 ? C ? P 1 ? C ? ABC
?化简:
A B C

& P4

F ? P2 ? P3 ? P4 ? A ? ABC ? B ? ABC ? C ? ABC
?1

F ? ABC( A ? B ? C ) ? ABC ? A ? B ? C

?1 &

F

?列出真值表

?功能评述
由真值可知 , 当 A 、 B、C取相同值时, F为 1, 否则F为0。所以该 电路是一个“一致性

判定电路"。

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

F 1 0 0 0 0 0 0 1

例2:分析下图给定的组合电路。 解: 一:写出逻辑表达式
A B ?1 P1

P1 = A + B P2 = A + C A ?1 P2 C P3 = B ? C P4 = B + C C P3 P5 = P1P2 =1 B = (A + B)(A + C) P6 = P3P4 B ?1 P4 = (B ? C)(B + C) C F = P5P6 =(A + B)(A + C)(B ? C)(B + C)

& P5 & F & P6

二:化简 F=(A + B)(A + C)(B ? C)(B + C) =(A + B)(A + C)(BC + BC)(B + C) =(AB + A + C)(BC + BC)(B +C) =(B + A + C)(BC + BC)(B +C) =(BC + BC)(B +C) =BC + BC =B ? C 三:列出逻辑函数的真值表 四:逻辑问题评述 等效逻辑电路略。
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 1 1 0 0 1 1 0

吉林大学远程教育课件

数字逻辑
(第十五讲)

主讲人 : 魏



学 时:48

3.4 设计任务:

3.4 组合逻辑电路的设计

根据给定要求的文字描述或逻辑函数,在特定 条件下,找出用最少的逻辑门来实现给定逻辑功 能的方案,并画出逻辑电路图。
设计的一般步骤: 第一步:根据逻辑要求建立真值表; 第二步:根据真值表写出逻辑函数的"最小项之和" 表达式; 第三步:化简并转换为适当的形式; 第四步:根据表达式画出逻辑电路图;

3.4.1 单输出组合电路设计 例1:假设有两个正整数,每个都由两位二进制数 组成用X=x1x2,Y=y1y2表示,要求用“与非”门设计 一个判别X>Y的逻辑电路。 x1 y1 x2 y2 F 解: 第一步 建立真值表 第二步 写出逻辑表 达式 F(x1,y1,x2,y2)= x1y1+x1y1x2y2+x1y1x2y2 第三步 化简 F(x1,y1,x2,y2)= x1y1+y1x2y2+x1x2y2
1 0 1 0 0 1 d 1 1 d 0 0 1 1 1

x1y100 x2y2

01 11 10 0 0 0 0 0 1 1 1

00
01

0 0 0

11
10

0 0

1
1

1

第四步 画出逻辑电路图
F(x1,y1,x2,y2)=x1y1+y1x2y2+x1x2y2

F(x1,y1,x2,y2)=x1y1· y1x2y2· x1x2y2
x1 y1 x2 y2 x1 ? ? ?

& & &

F

&

例2:用与非门设计一个三变量"多数表决电路"。 解:第一步:建立真值表; 输入即表达者, 共有3个, 分别 用A、B、C表示, 并设“同意” 为1,“反对”为0。 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1

输出即决议是否通过, 用F表示, 并设"通过"为1, "否决"为0。

第二步:写出"最小项之和"表达式; F(A, B, C)=?m(3, 5, 6, 7)

第三步:化简并转换成适当形式;
AB C 00 01 11 10 1 0 1 1 1 1 第四步:画出逻辑图。

F(A, B, C)=AB+AC+BC
=AB+AC+BC =AB?AC ? BC
A B C

& & & &
F

例3:用与非门设计一位 数制范围指示器,十进 制数用8421BCD码表示, 当输入大于5时,电路输 出为1,否则为0。

A
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

F
0 0 0 0 0 1 1 1 1 1 d d d d d d

解: 第一步 建立真值表
8421BCD码只利用 了十种组合,还冗 余六种组合。

第二步 写出逻辑表达式 F(A,B,C,D)=?m(5,6,7,8,9)+?d(10,11,12,13,14,15) AB 00 01 11 10 CD 00 0 0 d 1

第三步 化简 F(A,B,C,D) =A+BD+BC

01
11

0

1 1 1

d d

1 d d

0
0

10

d

第四步 画出逻辑电路图 F(A,B,C,D)=A + BD + BC
=A· BD· BC
A C B

1 &
?

&

F

D

&

吉林大学远程教育课件

数字逻辑
(第十六讲)

主讲人 : 魏



学 时:48

例4:设计一个四位二进 制码奇偶位发生器和奇偶 检测器。

B8 B4
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

B2
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

B1
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

P
0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0

解:第一步 建立真值表
奇偶位发生器四 位二进制码用B8、B4、 B2、B1表示,输出的 奇偶位用P表示,采用 偶校验原则。

第二步 写出逻辑表达式 P(B8,B4,B2,B1)=?m(1,2,4,7,8,11,13,14)
B8B4 00 B2B1

01 11 10 1 0 1 0 0 1 0 1 1

第三步 化简
P(B8,B4,B2,B1) = B8 ? B4 ? B2 ? B1

00
01

0 1 0 1

0
1 0

11
10

第四步 画出逻辑电路图
B8 B4 =1
B2 B1

=1 P

=1

奇偶检测器: 奇偶检测器的 输出为F。

B8 B4 =1
=1
B2 B1
P

=1 =1 F

3.4.2 多输出组合电路设计 例1:设计一个一位半加器 解:第一步:建立真值表
要完成一位“被加数”与“加数”两者相加,

要产生“本位和”及向高位的“进位”,因
此该电路有2个输入,2个输出。 设“被加数”,“加数” 分别为A和B; “本位和”与向高位的“进位”分别为SH

和 CH。

A
0

B
0

SH
0

CH
0

0
1 1

1
0 1

1
1 0

0
0 1

第二步:写出"最小项之"表达式;

SH = AB +AB CH = AB

第三步:化简: B 0
1 A

0
0

1
1

B 0 1

A

0 0 0 CH

1 0 1

1 SH

0

由卡诺图可知,已最简。
第四步:画出电路图 假设只提供原变量,而不提供反变量, 用与非门实现该电路。

&
A 1)SH=AB+AB ? ? =AB+BB+AB+AA B =A(A+B)+B(A+B)

&

? ?

&

& SH
CH SH CH

=A· AB· B· AB CH=AB 2)SH=AB+AB =A?B CH=AB ?逻辑符号:

1 =1
A ?

B

? A B

&

1

Σ
CO

S C

例2:设计一个一位全加器

要完成一位"被加数"与"加数"及低位送来的" 进位"三者相加,产生"本位和"及向高位的" 进位",因此该电路有3个输入,2个输出。 设“被加数”,“加数”和低位来的"进位 "分别为Ai, Bi, Ci-1, "本位和"与向高位的"进 位"分别为Si, Ci.

Ai Bi Ci-1
0 0 0

Si
0

Ci
0

0
0 0 1 1 1 1

0
1 1 0 0 1 1

1
0 1 0 1 0 1

1
1 0 1 0 0 1

0
0 1 0 1 1 1

第二步:写出"最小项之"表达式; Si=?m(1, 2, 4, 7)

Ci=?m(3, 5, 6, 7)
第三步:化简并转换成适当形式; AiBi AiBi Ci-1 00 01 11 10 Ci-1 00 01 11 10 1 0 0 1 1 1 1 1 1 1 1 1

Si

Ci

Si ? Ai BiCi ?1 ? Ai Bi C i ?1 ? Ai Bi C i ?1 ? Ai BiCi ?1 Ci ? Ai Bi ? BiCi ?1 ? AiCi ?1

如果用"与非"门来实现,则需要9个"与非" 门,3个"非"门,数量较多。若采用其它门电路, 可将输出函数表达式作适当转换。

Si ? Ai BiCi ?1 ? Ai Bi C i ?1 ? Ai Bi C i ?1 ? Ai BiCi ?1
? Ai ( Bi ? Ci ?1) ? Ai Bi ? C i ?1

? Ai ? Bi ? Ci ?1

Ci ? Ai BiCi ?1 ? Ai BiCi ?1 ? Ai Bi Ci ?1 ? Ai BiCi ?1
? ( Ai Bi ? Ai Bi )Ci ?1 ? Ai Bi (C i ?1 ? Ci ?1)
? ( Ai ? Bi )Ci ?1 ? Ai Bi

第四步:画出电路图 Ai Bi Ci-1 =1 =1 Si

&
&

Ci

&

用半加器实现:
Si ? Ai BiCi ?1 ? Ai Bi C i ?1 ? Ai Bi C i ?1 ? Ai BiCi ?1

? ( Ai Bi ? Ai Bi )Ci ?1 ? ( Ai Bi ? Ai Bi )Ci ?1

? SHi Ci ?1 ? SHi Ci ?1

? SHi ? Ci ?1
Ci ? Ai BiCi ?1 ? Ai BiCi ?1 ? Ai Bi Ci ?1 ? Ai BiCi ?1

? ( Ai Bi ? Ai Bi )Ci ?1 ? Ai Bi (Ci ?1 ? Ci ?1 )

? SHi Ci ?1 ? CHi

用半加器实现的电路图:
Ai Bi

Σ
CO

S Hi

CHi

Ci-1

Σ
CO

Si

?1 Ci 逻辑符号:
Ai Bi Ci-1

Σ
CO

Si Ci

吉林大学远程教育课件

数字逻辑
(第十七讲)

主讲人 : 魏



学 时:48

例 3: 用“与非”门 设 计一个将8421BCD码转 换成余三码的代码转换 电路。

B8 B4
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

B2
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

B1 W X Y Z
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 1 1 1 1 1 d d d d d d

解: 第一步: 建立真值表

0 1 1 1 1 0 0 0 0 1 d d d d d d

1 0 0 1 1 0 0 1 1 0 d d d d d d

1 0 1 0 1 0 1 0 1 0 d d d d d d

第二步:写出函数表达式; W(A,B,C,D)=Σm(5,6,7,8,9)+Σd(10,11,12,13,14,15)

X(A,B,C,D)=Σm(1,2,3,4,9)+Σd(10,11,12,13,14,15)
Y(A,B,C,D)=Σm(0,3,4,7,8)+Σd(10,11,12,13,14,15) Z(A,B,C,D)=Σm(0,2,4,6,8)+Σd(10,11,12,13,14,15) AB 00 01 11 10 第三步:化简并转换成适当形式; CD 00 YZ XYZ d WYZ W=A+BC+BD CD 01 X W d WX X=BC+BD+BCD Y=CD+CD 11 XY WY d d CD Z=D 10 XZ WZ d d

用与非门实现要转换成与非—与非表达式: W=A+BC+BD=A· BC· BD X=BC+BD+BCD=BC· BD· BCD Y=CD+CD =CD· CD Z=D 第四步:画出电路图
Z Y X

W

& & &

&

&

&
C

&
B

&
C

&

&
B D A

D

3.5 实际上,电信号从任意一点经过任意路径到达
另一点都需要一定时间,我们称之为时间延迟或简 称时延。

3.5 组合电路的险象

例如:"与非"门的时延 A
B

F
t1 t1+ tpd t2 t2+ tpd 一般来说,时延对数字系统是有害的,它会降低 系统的工作的速度,还会产生竞争冒险现象。

? ?

3.4.1 多个信号经不同路径到达某一点有时间差,称为竞争。
由于竞争使得电路产生了暂时错误输出称之为险象。
例如: F ? AB ? AC 当B ? C ? 1时,F ? A ? A ? 1
B A G1 1 G2 A

3.4.1 险象的产生

d &e
G4

tpd

e g
F

&

F

d
C

G3

1

2

&g

电路在时间"1"和"2"出现了竞争,并且输出
F在时间"2"出现了短时的错误,即产生了险象, 通常把不产生险象的竞争称为非临界竞争,而 把产生险象的竞争称为临界竞争。

注意:竞争和险象是对电路的,而不是针
对函数的。

3.4.2

3.4.2 险象的分类

按输入变化前后输出是否相等而分为静态
和动态, 按错误输出的极性分为0型和1型。因

此有静态0型, 静态1型, 动态0型, 动态1型。

静态0型

静态1型 动态0型 动态1型 输入变化 前的输出 输入变化 后的输出

3.4.3

3.4.3 险象的判断
有代数法和卡诺图

一、代数法: ? 检查是否存在某个变量X,它同时以原变量

和反变量的形式出现在函数表达式中;
? 如果上述现象存在,则检查表达式是否可 在一定条件下成为X+X或者X?X 的形式,若 能则说明与函数表达式对应的电路可能产

生险象。

例:试判断电路F ? AC ? AB ? AC是否可能产生

险象。

解:变量A和C具备竞争的条件, 应分别进行检查。
检查C:
AB ? 00 AB ? 01 AB ? 10 AB ? 11

F ?C F ?1 F ?C F ?C

?

C发生变化时不会产生险象.

检查A:
BC ? 00 BC ? 01 BC ? 10 BC ? 11

F?A F?A F?A F ? A? A

? 当B=C=1时, A的变化可能使电路产生险象.

二、卡诺图法

当描述电路的逻辑函数为"与或"式时, 可采用卡诺图来判断是否存在险象。其方 法是观察是否存在"相切"的卡诺图, 若存在 则可能产生险象。

例:在电路 F ? AD ? AC ? AB C的卡诺图中,

相邻最小项ABCD与ABCD不被同一卡诺圈所包含, 因此当B=D=1,C=0时,电路可能由于A的变 化而产生险象。

AB CD 00 01 11 10 00 1 01
11 1 1 1 1 1 1

1

10

3.4.4 险象应该消除, 否则会影响电路的工作。
一、用增加冗余项的方法消除险象

3.4.4 险象的消除

在表达式中"加"上多余的"与项"或者"乘"上
多余的"或项",使原函数不可能在某种条件下
再出现X ? X 若X ? X的形式,从而消除可能产生

险象。 1、利用定理8: AB ? AC ? BC ? AB ? AC 给原函数增加冗余项。

例:用增加冗余项的方法消除电路中的险象。 解:原电路对应的函数表达式为

F ? AB ? AC
根据定理8增加冗余项BC,有

B A G1 1 C

G2

&e
G4

&

F

F ? AB ? AC+BC

d G3 &g

当B=C=1进, 函数由F=A+A变成了F=1 B & 1

A &
C & 附加门

&

F

2、卡诺图中增加卡诺圈以消除"相切". AB CD 00 00 0 01 11 10

01 0

11 0

10 1

0
1 1

1
1 1

1
0 0

1
0 0

二、增加惯性延时环节. 在电路的输出端连接一个惯性延时环节, 通常是RC滤波器。 … x1 x2 xn

F
组合电路 F R C F t

F' t

使用 此方法时要适当选 择时间常数(?=RC),要求?足 够大,以便“削*”尖脉冲; 但又不能太大,以免使正常 的输出发生畸变。




友情链接: hackchn文档网 营销文档网 爱linux网 爱行业网 时尚网